提示：国家大学生就业服务平台提醒您注意甄别违法、虚假、高风险招聘信息，警惕索要隐私信息的行为。在投递简历前务必提前确认企业资质与职位真实性，若遇到诈骗、泄露个人隐私等情况，请向我们投诉举报。
- 芯片数字前端设计（实习生）
- [实习]
- ——
- 数字前端设计,数字前端验证
- 收藏
- 举报
- 分享
- 面议
- |
- 硕士及以上
- |
- 招聘 人数不限
- 08-27 16:00 更新
电子信息,微电子材料与器件,通信工程,集成电路,计算机工程与技术,计算机科学与技术,自动化
来源：
智联招聘
fawzqa3wo3hy2x4uqe1b1bwy4met2wpb
-
广东省深圳市
职位详情
岗位职责
1.根据芯片规格及系统架构完成数字模块方案设计、微架构设计及RTL代码开发；
2.负责Verilog/SystemVerilog RTL编码、模块级功能仿真、代码检查及设计问题整改；
3.负责数字模块接口设计及IP集成，包括寄存器、总线、时钟、复位及片上外设等模块；
4.负责编写时序约束并配合完成逻辑综合、静态时序分析，优化频率、面积和功耗；
5.配合数字验证工程师完成仿真验证、覆盖率分析及Bug定位，确保设计功能满足规格要求；
6.配合后端工程师完成综合交付、时序收敛、CDC/RDC及DFT相关问题分析和设计修改；
7.编写和维护设计规格、微架构说明、RTL代码、约束文件、设计检查及版本归档等技术资料。
任职要求
1.教育背景：硕士及以上学历，微电子、集成电路、电子信息、通信、计算机、自动化等相关专业；
2.具备数字IC、ASIC或FPGA设计相关项目经验，有芯片数字前端设计、IP开发或SoC集成经验者优先；
3.知识技能：熟悉数字电路及计算机体系结构基础；熟练掌握Verilog/SystemVerilog；熟悉RTL设计、仿真、Lint、CDC/RDC、逻辑综合及STA基本流程；熟悉时钟、复位、跨时钟域及常用总线接口设计；了解AXI、AHB、APB等片上总线；能够使用常用EDA仿真、综合及波形调试工具；了解低功耗设计、DFT及芯片后端流程者优先；
4.个人素质：逻辑思维严谨，责任心强，具备良好的代码规范意识、问题分析能力、学习能力和团队协作能力；
5.能够承担数字模块RTL设计、仿真调试及综合优化工作，具备较强的工程实现能力和芯片质量意识。
1.根据芯片规格及系统架构完成数字模块方案设计、微架构设计及RTL代码开发；
2.负责Verilog/SystemVerilog RTL编码、模块级功能仿真、代码检查及设计问题整改；
3.负责数字模块接口设计及IP集成，包括寄存器、总线、时钟、复位及片上外设等模块；
4.负责编写时序约束并配合完成逻辑综合、静态时序分析，优化频率、面积和功耗；
5.配合数字验证工程师完成仿真验证、覆盖率分析及Bug定位，确保设计功能满足规格要求；
6.配合后端工程师完成综合交付、时序收敛、CDC/RDC及DFT相关问题分析和设计修改；
7.编写和维护设计规格、微架构说明、RTL代码、约束文件、设计检查及版本归档等技术资料。
任职要求
1.教育背景：硕士及以上学历，微电子、集成电路、电子信息、通信、计算机、自动化等相关专业；
2.具备数字IC、ASIC或FPGA设计相关项目经验，有芯片数字前端设计、IP开发或SoC集成经验者优先；
3.知识技能：熟悉数字电路及计算机体系结构基础；熟练掌握Verilog/SystemVerilog；熟悉RTL设计、仿真、Lint、CDC/RDC、逻辑综合及STA基本流程；熟悉时钟、复位、跨时钟域及常用总线接口设计；了解AXI、AHB、APB等片上总线；能够使用常用EDA仿真、综合及波形调试工具；了解低功耗设计、DFT及芯片后端流程者优先；
4.个人素质：逻辑思维严谨，责任心强，具备良好的代码规范意识、问题分析能力、学习能力和团队协作能力；
5.能够承担数字模块RTL设计、仿真调试及综合优化工作，具备较强的工程实现能力和芯片质量意识。
扫码快速投递简历
深圳市思特光学科技股份有限公司
-
- 所属行业 仪器/仪表/工业自动化/电气
- 涉及领域 --
- 公司性质 民营企业
- 公司规模 500-999人
- 公司网址 https://www.scanneroptics.cn
- 所在地址 宝安桃花源科技创新园第四分园B2栋、B10栋、B9栋3-4层
看了该职位的人还会看 更多
